设为首页收藏本站

科技网

[信息] 互补式金氧半积体电路之静电放电防护

[复制链接]
发表于 2008-12-6 04:00:15 | 显示全部楼层

互补式金氧半积体电路之静电放电防护



  静电放电(Electrostatic Discharge, ESD)是造成大多 数的电子元件或电子系统受到过度电性应力(Electrical Overstress, EOS)破坏的主要因素。这种破坏会导致半导体 元件以及电脑系统等,形成一种永久性的毁坏,因而影响 积体电路(Integrated Circuits, ICs)的电路功能,而使 得电子产品工作不正常。

  而静电放电破坏的产生,多是由于人为因素所形成,但又很难避免。电子元件或系统在製造、生产、组装、测试、存放、搬运等的过程中,静电会累积在人体、仪器、储放设备等之中,甚至在电子元件本身也会累积静电,而人们在不知情的情况下,使这些物体相互接触,因而形了一放电路径,使得电子元件或系统遭到静电放电的肆虐。

  如何才能避免静电放电的危害呢?除了加强工作场所对静电累积的控制之外,必须在电子产品中加入具有防患静电放电破坏的装置。首先必需考量这额外装置的效能,如何处理才能达到有效防护的功用。而这装置应放在何处?以及在工业上的大量应用中,如何才是最省成本的设计方式?这些问题都应一一处理及考虑。

  在防护装置的设计上,从加强积体电路本身对静电放电的耐受能力上着手,可以解决晶片包装后,组装、测试、存放、搬运等所遭遇到大多数静电放电的问题。目前半 导体积体电路以互补式金氧半导体(CMOS)技术为主,在本网路中即针对CMOS积体电路之静电放电防护技术作深 入的介绍。


您需要登录后才可以回帖 登录 | 注册

本版积分规则

辽公网安备 21100402204006号|科技网 ( 辽ICP备07501385号-1   

GMT+8, 2019-3-23 05:07

Powered by tech-domain X3.4 Licensed

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表